Mengingat Tiongkok hingga kini sama sekali tidak bisa membeli mesin litografi EUV, dan presisi mesin litografi Tiongkok yang ada masih 90nm.
Jadi apa prinsip dari teknologi ini?
Untuk membicarakan tentang komposisi chip di masa lalu. Kita tahu bahwa chip terdiri dari transistor, dan transistor disusun secara paralel di dalam chip. Oleh karena itu, meningkatkan proses pembuatan chip sebenarnya mengurangi jarak antar transistor dan ukuran transistor .
Untuk tujuan ini membutuhkan penggunaan mesin litografi presisi tinggi, dan tim Universitas Hunan sedang meneliti teknologi lain, yaitu transistor efek medan vertikal.
Perlu diketahui penyusunan Transistor vertikal: di mana panjang saluran ditentukan oleh ketebalan semikonduktor --- menarik dalam pengembangan perangkat elektronik generasi mendatang.
Dan transistor yang disusun secara vertikal tidak perlu menggunakan mesin litografi presisi tinggi untuk memperpendek jarak antar transistor, cukup disusun lapis demi lapis dengan gaya blok bangunan, itulah sebabnya mesin litografi presisi tinggi tidak diperlukan.
Kali ini, tim Universitas Hunan membentuk antarmuka logam-semikonduktor van der Waals yang ideal dengan molibdenum disulfida (MoS2) menggunakan metode integrasi elektroda logam van der Waals, dan mencapai ketebalan 0,65 nm, membuat teknologi ini menjadi layak.
Namun, perangkat vertikal saluran pendek sulit dibuat, karena proses metalisasi energi tinggi biasanya mengakibatkan kerusakan pada daerah kontak. Di sini dapat menunjukkan bahwa transistor vertikal molibdenum disulfida (MoS2) dengan panjang saluran hingga satu lapisan atom dapat dibuat menggunakan teknik integrasi logam van der Waals berenergi rendah.
Pendekatan ini menggunakan elektroda logam prefabrikasi yang dilaminasi secara mekanis dan ditransfer di atas heterostruktur vertikal MoS2/graphene, yang mengarah ke transistor efek medan vertikal dengan rasio on-off 26 dan 103 untuk panjang saluran masing-masing 0,65nm dan 3,60nm.
Dengan menggunakan pemindaian tunneling microscopy dan pengukuran listrik suhu rendah, dapat menunjukkan bahwa peningkatan kinerja listrik adalah hasil dari interface/antarmuka logam-semikonduktor berkualitas tinggi, dengan arus tunneling langsung yang diminimalkan dan efek penyematan level Fermi. Pendekatan ini juga dapat diperluas ke bahan berlapis lainnya (tungsten diselenide dan tungsten disulfide), menghasilkan transistor vertikal tipe-p dan tipe-n sub-3-nm.
Namun harus dijelaskan bahwa ini hanya produk laboratorium, dan jika benar-benar akan diproduksi massal dan menuju ke bengkel produksi untuk batch pabrik produksi massal mungkin masih memakan waktu lama.
