Setiap modul N1 membawa beberapa ASIC untuk memaksimalkan keluaran pemrosesan yang sebagian besar dapat dikategorikan sebagai linear dan dua dimensi. Dalam pengaturan linier data diteruskan dari satu ASIC ke ASIC berikutnya. Dalam pengaturan ini, ASIC pertama menerima data dari saluran masing-masing, membuat paket data, dan mendorong sinyal yang diproses dalam bentuk paket ke ASIC berikutnya secara seri. ASIC ke-2 kemudian menerima data dari ASIC sebelumnya dan masing-masing elektrodanya dan meneruskan data yang baru dipaketkan bersama paket dari ASIC sebelumnya ke chip berikutnya dan akan terus berulang.
Komponen dasar ASIC Neuralink diantaranya port untuk transfer data antar chip (kiri-masuk, kanan-keluar), array piksel analog/penguat saraf, konverter analog-ke-digital (ADC), multiplekser digital, pengontrol, sirkuit konfigurasi, mesin kompresi, menggabungkan sirkuit, serial/deserializer. Aliran data dalam ASIC dimulai dengan piksel analog, yang merupakan amplifier yang dapat disetel dan disusun dalam grid 8x8. ASIC yang digambarkan dalam kertas putih tahun 2019 menampilkan 4 kisi penguat ini, dengan total 256 piksel analog dengan rasio 1:1.
Setelah diperkuat, sinyal didigitalkan oleh ADC. Terdapat 8 ADC yang menerima sinyal dari masing-masing delapan baris amplifier. Dalam hal versi di kertas putih, akan ada 32 ADC. Kemudian akan dilanjutkan ke multiplekser, yang membuat serial data dan memfilter untuk baris dan kolom tertentu dari array amplifier.
Sirkuit konfigurasi adalah antarmuka pemrograman utama ke ASIC, yang dapat mengalihkan chip antara beberapa mode operasi termasuk saluran lewati, kolom terjadwal, dan lonjakan tegangan kejadian. Mode ini pada dasarnya adalah serangkaian instruksi yang menerapkan ambang batas di berbagai komponen ASIC.
Melanjutkan aliran data, sinyal serial dikirim ke pengontrol yang berkomunikasi dengan mesin kompresi dan menggabungkan sirkuit. Fungsi utama pengontrol adalah untuk memaketkan data. Instruksi pengontrol dapat diubah setiap 6,25 µs (160 kHz).
Mesin kompresi menjalankan fungsi utama pengelolaan data yang efektif ketika rangkaian amplifier tidak menerapkan ambang batas pada data yang masuk. Dalam skenario ini, mesin kompresi menerima sinyal mentah dengan bandwidth tinggi, yang dalam beberapa kasus dapat diambil sampelnya pada 20 kHz, dari amplifier.
Arsitektur Paket Data
bandwidth adalah salah satu faktor pembatas utama implan saraf yang memerlukan penerapan teknik pembatasan dan tekanan balik untuk mencegah limpahan paket. Untuk bandwidth Analog, yang terutama didorong oleh karakteristik sinyal lonjakan saraf biasanya sekitar 500 Hz — 5 kHz. Untuk bandwidth Digital, pada dasarnya adalah perhitungan berapa banyak bit data yang Anda proses per unit waktu. ASIC menghasilkan angka 10-bit per sampel, yang berarti bahwa pada 20 kHz, setiap saluran menghasilkan 200 kilobit data per detik (~200 megabit per detik untuk 1000 saluran).
Data yang dikompresi dari chip ini diorganisir dalam bentuk paket yang dapat bervariasi ukurannya tergantung pada mode sistem yang digunakan. Dalam aliran bandwidth penuh, paket biasanya berukuran 80 bit tanpa header, dengan alamat kolom yang tersirat dalam urutan streaming. Dalam arsitektur paket alternatif, sinyal perintah dan penerimaan digunakan untuk transfer paket dengan hanya dua kata data karena kompresi. Misalnya, untuk setiap kolom yang dibaca, pengontrol akan membangun paket berdasarkan informasi yang diatur dalam sirkuit konfigurasi, dengan header 10 bit dan data ADC untuk baris yang diminta.
Paket data ini terdiri dari header, data, dan trailer, di mana header mencakup identifikasi chip dan nomor kolom, sedangkan data berisi informasi dari ADC yang telah difilter oleh SkipVec. SkipVec adalah vektor 64-bit yang mengonfigurasi saluran mana yang akan diambil sampelnya atau dilewati. Pengontrol dan mesin kompresi bekerja sama untuk mengatur jumlah data yang dihasilkan, memastikan bahwa hanya data yang relevan yang dikirimkan, sehingga mengurangi kemacetan bandwidth dan meningkatkan efisiensi sistem.
Strategi pengelolaan paket ini juga mencakup konsep backpressure yang memungkinkan pengendalian aliran data dengan menahan pengiriman paket jika terjadi kemacetan, serta penggunaan buffer untuk menyimpan dan meneruskan data sesuai kebutuhan. Selain itu, sistem ini memungkinkan penyesuaian dinamis dari ukuran paket berdasarkan kebutuhan data yang sedang dikirim, menghindari penggunaan data kosong yang berlebihan dan memaksimalkan efisiensi transmisi data.
SoC N1
System-on-chip (SoC) didesain dengan fitur manajemen daya terintegrasi seperti reset daya dan deteksi penurunan tegangan, menghasilkan konsumsi daya total rendah hanya 24,7 mW. Dengan proses fabrikasi 65nm CMOS, arsitektur system-on-chip (SoC) ini mampu merekam potensial lokal dan potensial aksi saraf dengan rentang 5Hz-10kHz, menjadikannya SoC saraf AC-coupled dengan kepadatan tertinggi dan konsumsi daya terendah. SoC ini terdiri dari empat tile 256 saluran yang masing-masing berisi 256 penguat saraf, 16 konverter analog-ke-digital SAR, mesin stimulasi 16 inti dengan setiap inti terhubung ke 16 saluran, mesin pengukur impedansi, modul manajemen daya lokal, serta prosesor sinyal digital dengan deteksi spike terintegrasi. Desain mengesankan ini memungkinkan SoC Neuralink untuk memproses sinyal saraf dengan efisien dan akurat.
